BPatG 02.10.2012 - 5 Ni 41/10 (EP)

Die Beklagte ist eingetragene Inhaberin des am 29. September 2002 angemeldeten europäischen Patents 1 300 951 (Streitpatent), das auch mit Wirkung für die Bundesrepublik Deutschland erteilt wurde und beim Deutschen Patent- und Markenamt unter der Nummer 502 10 968 geführt wird. Das Streitpatent, das einen „Delta-Sigma Analog-/Digital-Wandler“ betrifft und 6 Patentansprüche umfasst, nimmt die Prioritäten der deutschen Gebrauchsmusteranmeldung 201 16 222.9 sowie der deutschen Patentanmeldung 101 48 799.1, jeweils vom 2. Oktober 2001, in Anspruch.

Patentanspruch 1 der erteilten Fassung des Streitpatents hat in der Verfahrenssprache Deutsch folgenden Wortlaut:

„1. Delta-Sigma Analog-/Digital-Wandler, dessen analoges Frontend aus einem Eingangswiderstand [1], einem Rückkopplungswiderstand [2] einer Integrator-Kapazität [3] besteht, der ein D-Flip-Flop [4] auf einem Halbleiterchip enthält, dadurch gekennzeichnet, dass ein vor dem D-Eingang des D-Flip-Flops [4] befindlicher erster Buffer [5][7] und/oder ein hinter dem Ausgang des D-Flip-Flops [4] befindlicher zweiter Buffer [6][8] betriebsspannungsmäßig getrennt von digitalen Schaltungsteilen, die sich auf dem Halbleiterchip befinden, versorgt wird, damit eine Entkopplung zwischen Halbleiterchip und analogem Frontend eintritt.“

Wegen der auf Patentanspruch 1 zurückbezogenen Ansprüche 2 bis 6 wird auf die Streitpatentschrift EP 1 300 951 B1 Bezug genommen.

Mit ihrer Nichtigkeitsklage macht die Klägerin geltend, der Gegenstand des Streitpatents sei nach den Artikeln 52 bis 56 EPÜ nicht patentfähig (Art. II § 6 Abs. 1 Nr. 1 IntPatÜG) und gehe über den Inhalt der Anmeldung in der Fassung hinaus, in der sie ursprünglich eingereicht wurde (Art. Il § 6 Abs. 1 Nr. 3 IntPatÜG). Zudem offenbare das Patent die Erfindung nicht so deutlich, dass ein Fachmann sie ausführen könne (Art. II § 6 Abs. 1 Nr. 2 IntPatÜG).

Zur Stützung ihres Vorbringens verweist die Nichtigkeitsklägerin auf folgende Unterlagen:

D1: DE 195 18 508 A1

D2: „Sigma-Delta-ADC in Software", Design & Elektronik 10/98

D3: US 4,926,178

D4: Steven Harris: “Layout and Design Rules for Data Converters and other Mixed Signal Devices”, February 1998, Application Note AN18, herausgegeben von der Cirrus Logic, Inc. (Austin, Texas, USA)

D5: US 4,746,899

D6: JP 2734731 B2

D6a: maschinell erstellte Übersetzung von D6

D7: WO 95/24077 A1

D8: DE 201 16 222 U1 und

D9: DE 101 48 799 A1.

Die Klägerin beantragt,

das europäische Patent 1 300 951 mit Wirkung für das Hoheitsgebiet der Bundesrepublik Deutschland für nichtig zu erklären.

Die Beklagte beantragt,

die Klage abzuweisen.

Hilfsweise verteidigt die Beklagte das Streitpatent in einer Fassung, in der Anspruch 1 im Oberbegriff (Spalte 3, Zeile 43 ff. der Streitpatentschrift) wie folgt gefasst ist:

„Delta-Sigma Analog-/Digital-Wandler, dessen analoges Frontend aus einem Eingangswiderstand [1], einem Rückkopplungswiderstand [2], einer Integrator-Kapazität [3] und einem D-Flip-Flop [4] besteht, bei dem sich das D-Flip-Flop auf einem Halbleiterchip befindet ...“

und in Spalte 3, Zeile 52 bis 54 der Streitpatentschrift es wie folgt heißen soll:

„… betriebsspannungsmäßig getrennt von dem die digitalen Schaltungsteile beinhaltenden Halbleiterchip versorgt wird,…“.

Die Beklagte tritt den Ausführungen der Klägerin in allen Punkten entgegen und hält das Streitpatent in den verteidigten Fassungen für patentfähig, insbesondere ergebe sich sein Gegenstand nicht in naheliegender Weise aus dem von der Klägerin angeführten Stand der Technik. Die Erfindung sei so deutlich und vollständig offenbart, dass ein Fachmann sie ausführen könne. Der Gegenstand des Streitpatents gehe auch nicht über den Inhalt der Anmeldung in ihrer ursprünglich eingereichten Fassung hinaus.

Zur Stützung ihres Vorbringens legt die Beklagte folgende Unterlagen vor:

NB-1: Anne-Johan Annema, Bram Nauta, Ronald van Langevelde, Hans Tuinhout, Analog Circuits in Ultra-Deep-Submicron CMOS, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 40, NO. 1, JANUARY 2005, Seiten 132 bis 143

NB-2: Dr. Michael Gude, Gerriet Müller, Fully Digital Implemented Delta-Sigma Analog to Digital Converter, Konferenzbeitrag IP/SOC 2006 – December 6-7, 2006, Grenoble, Frankreich

NB-3: IP-SOC 2006, IP Based SoC Design, Conference & Exhibition, Dec 6-7, France, Program Committee (Liste der Commiteemitglieder).

Zur Ergänzung des Tatbestands wird auf den Hinweis des Senats nach § 83 Abs. 1 PatG vom 19. Juli 2012 Bezug genommen, weiter auf das Sitzungsprotokoll und die gewechselten Schriftsätze samt allen Anlagen.

Die Klage, die sich u. a. auf den in Art. II § 6 Abs. 1 Nr. 3 IntPatÜG i. V. m. Art. 138 Abs. 1 c) EPÜ genannten Nichtigkeitsgrund der unzulässigen Erweiterung stützt, ist zulässig und auch bezüglich aller verteidigter Fassungen des Streitpatents begründet.

I.

1. Das Streitpatent bezieht sich auf einen Delta-Sigma-Analog/Digital-Wandler. Ein Delta-Sigma-A/D-Wandler besteht in einer Grundschaltung aus einem Delta-Sigma-Modulator, der den sogenannten Bitstream erzeugt, und einem nachgeschalteten Tiefpassfilter. Der Delta-Sigma-Modulator selbst setzt sich in seiner einfachsten Schaltungsvariante aus einem Integrator, einem Komparator und einem getakteten 1-Bit-Speicher (D-Flip-Flop) zusammen. Im Modulator wird das Eingangssignal einer bestimmten Bandbreite mit einer hohen Überabtastrate abgetastet und das so generierte digitale Signal nach einer Digital-Analog-Wandlung am Eingang gegengekoppelt. Eine typische Eigenschaft dieses Modulationsprinzips ist, dass die spektrale Leistungsdichte des unerwünschten Wandlungsrauschens bei niedrigen Frequenzen verkleinert und bei hohen Frequenzen, die außerhalb des zu erfassenden Frequenzbandes liegen, erhöht wird, wodurch eine Erfassung der niederfrequenten Signalanteile mit hohem Rauschabstand ermöglicht wird. Die höheren Frequenzen, die aufgrund des ungünstigen Signal-Rauschverhältnisses nicht genutzt werden, werden durch ein Filter (Tiefpass) entfernt.

Im Hinblick auf verschiedene Schaltungsrealisierungen eines Delta-Sigma-Analog/Digital-Wandlers verweist die Patentschrift auf den Fachartikel „Delta-Sigma Data Converters: Theory, Design and Simulation” von Steven R. Norsworthy, u. a., ISBN: 0780310454 (1996) (vgl. Absatz [0002]). Weitere Schaltungsrealisierungen, die aus einem analogen und einem integrierten digitalen Schaltungsteil bestehen, seien in den Druckschriften DE 195 18 508 A1 (D1) und JP 10-2734731 B2 angegeben (vgl. Absatz [0004]). Bezüglich der Trennung der analogen von den digitalen Schaltungsteilen seien in der Druckschrift „Practical Analog Design Techniques“, Analog Devices, 1995, auf den Seiten 4-51 bis 4-56 diverse Techniken beschrieben, die eine Vielzahl aufwändiger Maßnahmen enthielten (vgl. Absatz [0005]).

Demgegenüber würde sich die vorliegende Erfindung dadurch auszeichnen, dass hier nur ein Bruchteil der Maßnahmen zur Anwendung gelange.

Auch für die in der US 6,232,902 B1 aus Gründen der Stromaufnahme für die Begrenzung der Frequenz des Ausgangssignals des Flip-Flops beschriebene aufwändige Schaltung mit Timern werde eine einfachere Lösung vorgeschlagen (vgl. Absatz [0016]).

Ausgehend vom vorstehenden Stand der Technik hat es sich das Patent die zur Aufgabe gemacht, den analogen Teil eines Delta-Sigma-A/D-Wandlers (analoges Frontend) soweit zu verbessern, dass bei Beibehaltung des einfachen Aufbaus eine erhebliche Steigerung der Auflösung möglich werde, wobei die für gängige Audio-Codecs benötigte Auflösung von mindestens 13 Bit angestrebt werde (vgl. Absatz [0008]).

Zur Lösung der vorstehenden Aufgabe schlägt das Patent einen Delta-Sigma-Analog-/Digital-Wandler vor, der sich in folgende Merkmale gliedern lässt (Änderungen gegenüber der ursprünglichen Fassung fett):

a) Delta-Sigma Analog-/Digital-Wandler,

b) dessen analoges Frontend aus einem Eingangswiderstand, einem Rückkopplungswiderstand einer Integrator-Kapazität und einem Flip-Flop besteht,

c) der ein D-Flip-Flop auf einem Halbleiterchip enthält, dadurch gekennzeichnet,

d) dass ein vor dem D-Eingang des D-Flip-Flops befindlicher erster Buffer und/oder

e) ein hinter dem Ausgang des D-Flip-Flops im Rückkopplungspfad befindlicher zweiter Buffer

f) betriebsspannungsmäßig getrennt von dem die digitalen Schaltungsteile beinhaltenden Halbleiterchip digitalen Schaltungsteilen, die sich auf dem Halbleiterchip befinden, versorgt wird, damit eine Entkopplung zwischen Halbleiterchip und analogem Frontend eintritt.

2. Das Streitpatent wendet sich an einen Diplomingenieur (FH) der Elektrotechnik, der mit dem Entwurf von Schaltungen für die Analog-Digital-Wandlung für die Übertragungstechnik befasst ist. Diesem Fachmann sind die in den Ansprüchen enthaltenen Begriffe, die dem Fachjargon entlehnt sind, hinsichtlich ihrer funktionellen Bedeutung geläufig.

3. Der Senat folgt der Auffassung der Klägerin, dass das Streitpatent unzulässig erweitert sei, da das analoge Frontend, entgegen dem ursprünglich Offenbarten, anspruchsgemäß nur noch aus einem Eingangswiderstand, einem Rückkopplungswiderstand und einer Integrator-Kapazität besteht. Das Flip-Flop ist mithin nicht mehr Bestandteil des analogen Frontends, sondern nunmehr Komponente eines Halbleiterchips.

Soweit die Beklagte diese konkrete Zuordnung des Flip-Flops zu einer Teilschaltung mit der Begründung für unerheblich hält, sowohl mit dem ursprünglich eingereichten als auch mit dem erteilten Patentanspruch 1 sei jeweils eine in ihren Schaltungsteilen gleiche Anordnung beansprucht, die sich nur durch eine andersartige Lokalisierung des Flip-Flops im Schaltungsverbund unterscheide, wodurch die Arbeitsweise des Flip-Flops nicht betroffen sei, führt dies nicht zu einer rechtsbeständigen Anspruchsfassung. Die Ansicht der Beklagten, wonach es egal sei, ob das Flip-Flop dem analogen Frontend oder dem Halbleiterchip zugeschlagen werde, mag zwar hinsichtlich der grundlegenden Arbeitsweise des Flip-Flops sogar zutreffen, allerdings macht es bereits beim Schaltungsentwurf und der anschließenden technologischen Umsetzung erhebliche Unterschiede, ob das Flip-Flop als möglicherweise diskreter Bestandteil einer im Wesentlichen analogen Teilschaltung zu realisieren ist (wie ursprünglich offenbart) oder als digitales Schaltungsteil in einen Halbleiter-Chip zu integrieren ist (erteiltes Patent). Aus der unterschiedlichen Lokalisierung des Flip-Flops ergeben sich für den Fachmann konsequenterweise auch Unterschiede hinsichtlich einer beabsichtigten, wie auch immer gearteten Entkopplung zwischen den digitalen Schaltungsteilen des Halbleiterchips und dem analogen Frontend.

Die Beklagte berücksichtigt bei ihrer Argumentation nicht, dass bei der erteilten Fassung, bei der das Flip-Flop in den Halbleiter-Chip integriert ist, dieses aufgrund seiner Schaltungseigenschaften selbstredend auch den digitalen Schaltungsteilen, die sich auf dem Halbleiterchip befinden, zuzuschlagen ist, wodurch in Konsequenz der anspruchsgemäßen Lehre auch das Flip-Flop vom analogen Frontend entkoppelt wird. Nach der ursprünglichen Lehre des Streitpatents, in der das Flip-Flop ausdrücklich in den Schaltungsverbund des analogen Frontends eingebunden ist, wird dagegen das Flip-Flop vom Halbleiterchip entkoppelt.

Der Patentanspruch 1 in seiner erteilten Fassung ist gegenüber den ursprünglich eingereichten Unterlagen im Weiteren auch dadurch unzulässig abgeändert, dass ursprünglich nur eine betriebsspannungsmäßige Trennung zwischen den Buffern und dem die digitalen Schaltungsteile beinhaltenden Halbleiterchip, also einem digitalen Halbleiterchip, offenbart war, nunmehr dagegen von einer betriebsspannungsmäßigen Trennung zwischen den Buffern und digitalen Schaltungsteilen, die sich auf dem Halbleiterchip befinden, mithin auch von einem analog-digital aufgebauten Halbleiterchip die Rede ist.

Mit dem erteilten Patentanspruch 1 ist zur Überzeugung des Senats im Ergebnis eine Schaltungsanordnung beansprucht, die sich bezüglich ihrer Teilschaltungen und den damit verbundenen Auswirkungen im Einzelnen in den ursprünglich eingereichten Unterlagen nicht wiederfindet und mit der das Streitpatent folglich keinen Bestand haben kann.

4. Der Patentanspruch 1 in seiner hilfsweise verteidigten Fassung lautet (Änderungen gegenüber erteilter Fassung fett):

Delta-Sigma Analog-/Digital-Wandler,

dessen analoges Frontend aus einem Eingangswiderstand, einem Rückkopplungswiderstand einer Integrator-Kapazität und einem D-Flip-Flop besteht,

der ein D-Flip-Flop auf einem Halbleiterchip enthält , bei dem sich das D-Flip-Flop auf einem Halbleiterchip befindet,

dadurch gekennzeichnet,

dass ein vor dem D-Eingang des D-Flip-Flops befindlicher erster Buffer und/oder

ein hinter dem Ausgang des D-Flip-Flops befindlicher zweiter Buffer betriebsspannungsmäßig getrennt von dem die digitalen Schaltungsteile beinhaltenden Halbleiterchip, digitalen Schaltungsteilen, die sich auf dem Halbleiterchip befinden versorgt wird, damit eine Entkopplung zwischen Halbleiterchip und analogem Frontend eintritt.

Das im Patentanspruch 1 nach Hilfsantrag nunmehr definierte analoge Frontend entspricht dem analogen Frontend in der ursprünglich eingereichten Fassung des Patentanspruchs 1, da das D-Flip-Flop nun wieder ausdrücklich Bestandteil des analogen Frontends ist.

Die Beklagte hält diese Fassung des Patentanspruchs 1 daher für ursprünglich offenbart und somit für zulässig. Der hilfsweise verteidigte Patentanspruch 1 mag zwar in diesem Merkmal mit dem ursprünglich eingereichten Patentanspruch 1 übereinstimmen, allerdings verteidigt die Beklagte damit hilfsweise eine Anspruchsfassung, die, im Umkehrschluss zu den Ausführungen zum Hauptantrag, wiederum auf eine in ihrem Schutzbereich vollkommen anders zu beurteilende Anordnung des als analoges Frontend definierten Schaltungsverbunds, mithin auf ein Aliud gegenüber der erteilten Fassung, gerichtet ist.

Mit dem Patentanspruch 1 in der mit dem Hilfsantrag verteidigten Fassung kann das Patent somit ebenfalls keinen Bestand haben.

III.

Als Unterlegene hat die Beklagte die Kosten des Rechtsstreits gemäß § 84 Abs. 2 PatG i. V. m. § 91 Abs. 1 Satz 1 ZPO zu tragen. Die Entscheidung über die vorläufige Vollstreckbarkeit beruht auf § 99 Abs. 1 PatG, § 709 ZPO.